CLIPPEDIMAGE= JP359188162A

PAT-NO: JP359188162A

DOCUMENT-IDENTIFIER: JP 59188162 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

PUBN-DATE: October 25, 1984

INVENTOR-INFORMATION:

NAME

NOMURA, KOJI

ASSIGNEE-INFORMATION:

NAME COUNTRY RICOH CO LTD N/A

APPL-NO: JP58226204

APPL-DATE: November 29, 1983

INT-CL (IPC): H01L027/08; H01L027/06

US-CL-CURRENT: 257/552

ABSTRACT:

PURPOSE: To reduce the number of masks and the number of the steps in a Bi-CMOS transistor by performing the isolation of bipolar transistor and the formation of the well of the CMOS transistor with one mask in one step.

CONSTITUTION: N<SP>+</SP> type buried layers 102, 103 are formed on a P type semiconductor substrate 100, and a P type semiconductor layer 104 is formed by an epitaxial growing method. A mask 71 is used, phosphorus ions are implanted, diffused, and N-well 105 of a bipolar element side and an N-well 106 of a CMOS side are formed. The well 106 is isolated by the layer 104. A P<SP>+</SP>

08/16/2002, EAST Version: 1.03.0002

type semiconductor layer is formed, the base region $107\ \mathrm{of}$ the bipolar

transistor, the source 108 and the drain 109 of a P-channel MOS transistor are

formed. An N<SP>+</SP> type semiconductor layer is formed, and the emitter $\frac{1}{2}$

region 113 of the bipolar transistor and the source 114 and the drain 115 of

N-channel MOS transistor are formed.

COPYRIGHT: (C) 1984, JPO&Japio

19 日本国特許庁 (JP)

⑩特許出願公開

⑩公開特許公報(A)

昭59—188162

f) Int. Cl.³H 01 L 27/08 27/06 識別記号

庁内整理番号 6655-5F 6655-5F ❸公開 昭和59年(1984)10月25日

発明の数 1 審査請求 有

(全 5 頁)

纽半導体集積回路装置

②特

願 昭58-226204

22出

頭 昭55(1980)5月30日

62特

願 昭55-73519の分割

⑫発 明 者 野村幸司

東京都大田区中馬込1丁目3番 6号株式会社リコー内

⑪出 願 人 株式会社リコー

東京都大田区中馬込1丁目3番

6号

個代 理 人 弁理士 青山葆

外2名

iis in s

1. 発明の名称

半導体集積回路裝置

- 2. 特許請求の範囲
- (1)一方のNウエル中にNPNバイポーラ素子を形成するとともに他方のNウェル中にCMOSのPチャンギルMOSFETを形成したことを特徴とするBiCMOS半導体集積回路装置。
- 3. 発明の詳細な説明

この発明は半海体集積回路装置に関し、特に同一指板上にパイポーラトランジスタと相補型電界 効果トランジスタ(以下CMOSトランジスタと いう。)とを形成した、いわゆるBi-CMOSト ランジスタに関する。

この種のBi-CMOSトランジスタの従来の 製造方法は第1関(A)ないし(G)に示す通りであ

即ち

(A)P型シリコン装板10に第1のマスク11 を用いてN⁺型型込桶12を拡放する。

- (B) 括板10 LにN型のエピタキシャル層13 を成長させる。
- (C)開口20を有する第2のマスク21を用いてP型拡散を行ない、パイポーラ猴子を分離するためのP^{*}型の分離領域14を形成する。
- (D)次いで、開口30を有する第3のマスク31を用いてNチャンキルMOSトランジスタ用のP⁻ウエル15をP型拡散により形成する。このとき分離領域14のP⁻層も拡散が進み、搭板10に到達し分離が完成する。
- (E)次いで飲4のマスク41を用いてバイポーラ素子のペース領域16、CMOS素子の1チャンネルMOSトランジスタのソース・ドレイン領域17a,17b、NチャンネルMOSトランジスタのP*チャンネルストッパ18等を形成するためのN*型拡散を行なう。
- (F)その後第5のマスク51を用いてパイポーラ 茶子のエミッタ 領域19、CMOS 楽子のNチャンネルMOSトランジスタのソース・ドレイン 領域20a,20b、ドチャンネルMOSトランジス

特開昭59-188162 (2)

タのチャンネルストッパ22を形成するための N・製拡放を行なう。

(G)そしてCMOS素子の各MOSトランジス タのゲートとなる部分にゲート酸化膜を形成し、 コンダクトホトリソン、AI配線等の工程を経てBi-CMOS構造が完成される。

上述のように従来の製造方法においては、パイポーラ素子用の分離領域を形成するための工程(第1図C)とウエルを形成するための工程(第1図D)とを必要としており、また上記各工程に別個のマスク21と31とを用産しなければならなかった。

さらに、Bi-CMOSトランジスタにおいては、寄生トランジスタのラッチアップを防止する必要があり、従来は、このラッチアップを防止するため寄生トランジスタのエミッタ,コレクタ,ベース各領域の濃度プロフアイルをパラノータに入れた各寄生トランジスタのスケールデイノンションを決定しなければならず設計的にも困難な問題を含んでいた。

この発明は上述の事情に鑑みてなされたもので、

Bi-CMOSトランジスタにおいて、パイポーラトランジスタのは分離とCMOSトランジスタのウエルの形成とを1つのマスクによって1つの工程で行なうことにより、従来の製造方法に比してマスク数と工程数とを低減できるとともに寄生トランジスタによるラッチアップを効果的に防止できるBi-CMOSトランジスタを提供することを目的とするものである。

以下にこの発明の一実施例を図面とともに説明する。

第2図(a)ないし(f)は本発明の一実施例に係る Bi-CMOSトランジスタの製造方法を工程順 に示すものである。

- (b) 次にマスク61を除去した後、基体100

上にたとえばボロンを用いて5~10×10*/
cm³の不純物濃度で、P型半導体層104を膜厚
6~10μでエピタキシャル成長法により形成する。

- (c) このP型半導体屑104に第2のマスク7 1を用いて関ロ72,73を介して、リンイオンを60KeVで4×10¹²/cm³で注入し、さらにたとえば15時間拡散して、埋込屑102,10 3上にパイポーラ素子側のNウエル105,CM OS側のNウエル106を形成する。Nウエル1 05はパイポーラトランジスタのコレクタ領域となる。Nウエル105はエピタキシャル成長層であるP型半導体層104によって分離される。
- あるド型半導体層 1 0 4 によって分離される。
 (d) 次に第3のマスク81の周口82a,82b,
 82c,82d,82eを介して、ボロンを用いて不
 純物濃度5~5×10¹⁸/cm³のド・型の半導体
 層を拡散により形成して、バイボーラ素子鯛のN ウェル105にバイボーラトランジスタのベース 領域107を形成するとともに、CMOSトラン ジスタ側のNウェル106にはFチャンネルMO

Sトランジスタのソース108とドレイン109ならびにNウエル106に隣接したP型領域110の表面の導電型が反転するのを防止するチャンネルストッパ111,112を形成する。

- (e) 次に第4のマスク91の別口92a,92b,92c,92dを介して、リンを用いて不輔物濃度101%/cm3のN・型半導体層を拡散により形成して、パイポーラトランジスタのエミッタ領域113を形成するとともに、P型領域110において、チャンネルストッパ111,112の内側にNチャンネルMOSトランジスタのソース114とドレイン115を形成する。またパイポーラ紫子側のNウエル105には接続電極とのオーミックコンタクトを改轄するためのN・領域116を形成する。
- (I) その後公知の方法により、PMOSトランジスク側のドレイン109とソース108に跨る ゲートSiOz房117を形成して、その上にゲート電優118を形成する一方、NMOSトランジ

特開昭59-188162(3)

スタ側のドレイン115とソース114とに跨る ゲートSiOa屑119を形成して、その上にゲー ト電板120を形成する。

さらに名MOSトランジスタのソースとドレイ ンならびにバイポーラトランジスタのコレクタ。 ベース,エミッタに電板120ないし126を形 成する。

上述のようにして、Nウエル105にてなるコ レクタとベース107とエミッタ113とによっ てバイボーラトランジスタが構成され、またSi OzM117をゲート絶縁膜、電板113をゲー ト電極とし、ソース108,ドレイン109とそ の間のN型領域をチャンネルとするPチャンネル MOSトランジスタおよびSiOz層119をゲー ト絶縁膜、電極120をゲート電板とし、ソース 1 1·4とドレイン115とその間のP型領域をチャ ンネルとするNチャンネルMOSトランジスタが 榾成される。またパイポーラトランジスタはエピ タキシャル成長層であるP型半導体層104によっ て分離されている。

なお、この発明においてはN+ 埋込屑103を 第3図のように形成してもよい。

以上の説明から判かるように、上述の実施例に よればBi-CMOSトランジスタの製造方法に おいて、バイポーラ素子の分離とCMOSトラン ジスタ用のウエルの形成とをただ1つのマスク(実 施例では第2のマスク71)を用いた1つの工程(放 2図c)よってなされる。これに対して従来の製造 方法においてはバイポーラ装子の分離領域の形成 とCMOSトランジスタのウェル形成は別個の工 程で行なわれ、それぞれ別個のマスク(前述の例 では第2のマスク21と第3のマスク31)が必 要であった。

この比較から明らかなように、この発明によれ ばBi-CMOSトランジスタの製造時に要する マスク数を従来の方法に比して少なくすることが 出来、工程も簡単となり、安価にかつ容易にBi - CMOSトランジスタを製造出来る。

また、この発明によればCMOSトランジスタ における、いわゆるラッチアップを有効に防止す

ることが出来る。

即ちこの発明のCMUSトランジスタにおいて はN-MUSのドレイン領域114とP型のエピ タキシャル唇 104とN* 埋込屑 103とで形成 される第1の寄生トランジスタの断前図は第4図 のようになり、そのベース領域はエピタキシャル 屑で形成されるために、この第1の寄生トランジ スタのh fe が小さくなり、またベース幅W,も大 きくなるのでさらにlife が小さくなり、ラッチアッ プの防止に効果的である。なお第3図の実施例の ようにNMOS領域の下方にN、胆込屑のない場 合はベース幅はさらに大きくなる。

またPMOSのドレイン領域108とNウエル 106とN・埋込屑103とで形成される第2の 寄生トランジスタの断面図は第5図のようになり、 そのベース領域にN* 層が入っているのでhfe は 小さくなり、ラッチアップが防止される。

4. 図面の簡単な説明

第1図(Λ)ないし(G)はBi-CMOSトラン ジスタの従来の製造方法の一例を工程順に示す断

前図、第.2 図(a)ないし(f)はこの発明に係るBi - CMOSトランジスタの製造方法の一実施例を 工程順に示す断面図、第3図はこの発明の他の実 施例を示す断面図、第4図と第5図はこの発明の 実施例において形成される寄生トラシジスタの槽 造の概略を示す斯而図である。

- 61……第1のマスク
- 71……剪2のマスク
- 81……第3のマスク
- 91……第4のマスク
- 100……基体
- 102,103……埋込局
- 104……P型半導体層(エピタキシャル成 证 图)
- 105……バイポーラ紫子側のNウエル
- 106……CMOS索子側のNウエル
- 107……ペース領域
- 108……ソース
- 109……ドレイン
- 110……戶型領域

111,112……チャンネルストッパ

113……エミッタ領域

114 ソース


115……ドレイン

1 1 6 ····· N * 領域

117,119……ゲートSiO₂層


118,120……ゲート電優。

侍許出願人 株式会社 リコー 代 理 人 弁理士 青山 葆 ほか2名





08/16/2002, EAST Version: 1.03.0002

第2図



第3図





第 5 図